Đề 12 – Bài tập, đề thi trắc nghiệm online Kiến trúc máy tính

A A. Giảm số lượng lệnh trong một chương trình B B. Tăng tốc độ thực thi lệnh trung bình bằng cách cho phép nhiều lệnh chồng lấn nhau trong các giai đoạn khác nhau C C. Giảm lượng bộ nhớ cần thiết D D. Tăng độ chính xác của các phép tính

A A. SRAM (Static RAM) B B. DRAM (Dynamic RAM) C C. ROM (Read-Only Memory) D D. Flash Memory

A A. CPU dừng hoạt động hoàn toàn B B. CPU chuyển sang thực thi một chương trình khác từ ổ cứng C C. CPU tạm dừng công việc hiện tại, lưu trạng thái và chuyển đến thực thi trình phục vụ ngắt D D. Hệ thống yêu cầu người dùng khởi động lại máy tính

A A. Tăng tốc độ xung nhịp của từng nhân B B. Giảm số lượng lệnh cần thực thi C C. Cho phép nhiều luồng hoặc chương trình chạy song song trên các nhân khác nhau D D. Tăng dung lượng bộ nhớ Cache L1

A A. SRAM B B. DRAM C C. ROM hoặc Flash Memory (một dạng ROM) D D. Bộ nhớ đệm Cache

A A. ALU B B. Thanh ghi C C. Bộ điều khiển (Control Unit) D D. Bus dữ liệu

A A. Bộ điều khiển (Control Unit) B B. Bộ số học và logic (ALU) C C. Bộ nhớ đệm (Cache) D D. Thanh ghi (Register)

A A. Một từ (Word) B B. Một khối (Block) C C. Một byte D D. Một bit

A A. Linh hoạt nhất trong việc đặt khối vào Cache B B. Đơn giản và dễ cài đặt phần cứng C C. Giảm thiểu xung đột (conflict misses) D D. Cho phép một khối bộ nhớ chính được đặt ở bất kỳ vị trí nào trong Cache

A A. Bus dữ liệu chỉ truyền dữ liệu, Bus địa chỉ chỉ truyền địa chỉ bộ nhớ. B B. Bus dữ liệu chỉ truyền dữ liệu từ CPU ra ngoài, Bus địa chỉ chỉ truyền địa chỉ vào CPU. C C. Bus dữ liệu chỉ truyền tín hiệu điều khiển, Bus địa chỉ chỉ truyền dữ liệu. D D. Bus dữ liệu chỉ truyền địa chỉ, Bus địa chỉ chỉ truyền dữ liệu.

A A. Sự cố cấu trúc (Structural hazard) B B. Sự cố dữ liệu (Data hazard) C C. Sự cố điều khiển (Control hazard) D D. Sự cố bộ nhớ (Memory hazard)

A A. Kiến trúc Harvard B B. Kiến trúc Von Neumann C C. Kiến trúc tập trung D D. Kiến trúc phân tán

A A. I∕O điều khiển bằng ngắt (Interrupt-driven I∕O) B B. I∕O điều khiển bằng chương trình (Programmed I∕O) C C. Truy cập bộ nhớ trực tiếp (DMA) D D. I∕O song song

A A. Truyền dữ liệu giữa các thành phần B B. Truyền tín hiệu điều khiển C C. Truyền địa chỉ của vị trí bộ nhớ hoặc thiết bị I∕O D D. Truyền tín hiệu đồng hồ

A A. Tăng gấp đôi B B. Giảm một nửa C C. Không thay đổi D D. Giảm bốn lần

A A. Để tăng dung lượng lưu trữ chính B B. Để giảm chi phí sản xuất bộ nhớ C C. Để giảm khoảng cách vật lý giữa CPU và RAM D D. Để giảm thời gian truy cập dữ liệu từ bộ nhớ chính

A A. Thực thi, Giải mã, Tìm nạp B B. Tìm nạp, Thực thi, Ghi kết quả C C. Giải mã, Tìm nạp, Thực thi D D. Tìm nạp, Giải mã, Thực thi

A A. Giảm tốc độ truy cập bộ nhớ B B. Cho phép chương trình sử dụng không gian địa chỉ lớn hơn bộ nhớ vật lý có sẵn C C. Tăng dung lượng bộ nhớ Cache D D. Giảm số lượng thanh ghi trong CPU

A A. Nguyên lý định vị không gian B B. Nguyên lý định vị thời gian C C. Nguyên lý định vị cả không gian và thời gian D D. Nguyên lý tập trung hóa dữ liệu

A A. Lưu trữ dữ liệu lâu dài B B. Kết nối CPU với các thiết bị ngoại vi C C. Lưu trữ tạm thời dữ liệu và lệnh đang được xử lý D D. Quản lý không gian bộ nhớ ảo

A A. Tăng tốc độ xử lý lệnh của CPU B B. Cho phép thiết bị ngoại vi truyền dữ liệu trực tiếp đến∕từ bộ nhớ mà không cần qua CPU C C. Quản lý các ngắt phần cứng D D. Thực hiện các phép tính số học phức tạp

A A. Tập lệnh phức tạp, nhiều chế độ địa chỉ B B. Tập lệnh đơn giản, số lượng lệnh ít, thực thi nhanh C C. Sử dụng nhiều microcode để thực thi lệnh D D. Tập trung vào các lệnh xử lý chuỗi ký tự phức tạp

A A. Lưu trữ các lệnh thường dùng B B. Lưu trữ ánh xạ giữa địa chỉ ảo và địa chỉ vật lý được truy cập gần đây C C. Tăng tốc độ các phép tính dấu phẩy động D D. Quản lý các thiết bị ngoại vi

A A. Số lệnh thực thi trên mỗi giây B B. Số chu kỳ xung nhịp trung bình cần thiết để thực thi một lệnh C C. Tốc độ truyền dữ liệu giữa CPU và bộ nhớ D D. Số lần truy cập bộ nhớ Cache bị trượt

A A. 1.67 lần B B. 2.5 lần C C. 4 lần D D. Vô hạn

A A. Cách CPU kết nối với thiết bị I∕O B B. Cách một lệnh chỉ định vị trí của toán hạng (operand) C C. Cách dữ liệu được lưu trữ trong thanh ghi D D. Cách bộ nhớ Cache được tổ chức

A A. Cách các thành phần vật lý được kết nối với nhau B B. Cách các lệnh được mã hóa và thực thi bởi CPU, bao gồm tập lệnh, chế độ địa chỉ, định dạng dữ liệu C C. Dung lượng tối đa của RAM D D. Tốc độ truyền dữ liệu trên bus hệ thống

A A. Mỗi luồng có không gian địa chỉ bộ nhớ riêng biệt, tăng cường bảo mật B B. Các luồng trong cùng một tiến trình chia sẻ chung không gian địa chỉ và tài nguyên, giúp giao tiếp và chuyển đổi ngữ cảnh nhanh hơn C C. Giảm đáng kể mức tiêu thụ năng lượng của CPU D D. Cho phép chương trình chỉ chạy trên một nhân CPU duy nhất

A A. Thời gian truy cập bộ nhớ Cache B B. Tốc độ xung nhịp tối đa của CPU C C. Mức tăng tốc tối đa có thể đạt được khi song song hóa một phần của chương trình D D. Tỷ lệ lỗi trong quá trình truyền dữ liệu

A A. SISD (Single Instruction, Single Data) B B. SIMD (Single Instruction, Multiple Data) C C. MISD (Multiple Instruction, Single Data) D D. MIMD (Multiple Instruction, Multiple Data)