Đề 14 – Bài tập, đề thi trắc nghiệm online Kiến trúc máy tính

A A. Việc hoàn thành một lệnh trong một chu kỳ xung nhịp B B. Tình huống đường ống không thể tiến lên do gặp hazard C C. Việc thực thi song song nhiều lệnh cùng lúc D D. Quá trình chuyển dữ liệu giữa các tầng bộ nhớ

A A. CISC (Complex Instruction Set Computer) B B. RISC (Reduced Instruction Set Computer) C C. Von Neumann D D. Harvard

A A. Kiến trúc Von Neumann B B. Kiến trúc Harvard C C. Kiến trúc CISC D D. Kiến trúc RISC

A A. Bus địa chỉ (Address Bus) B B. Bus dữ liệu (Data Bus) C C. Bus điều khiển (Control Bus) D D. Tất cả các loại bus trên

A A. Tăng dung lượng lưu trữ của hệ thống B B. Giảm chi phí sản xuất bộ nhớ C C. Giảm khoảng cách vật lý giữa CPU và bộ nhớ chính D D. Giảm thời gian truy cập dữ liệu bằng cách lưu bản sao dữ liệu thường dùng gần CPU hơn

A A. Cycles Per Instruction, đo số chu kỳ xung nhịp trung bình để thực thi một lệnh B B. Cache Performance Index, đo hiệu quả sử dụng bộ nhớ đệm C C. Central Processor Index, đo hiệu suất tổng thể của CPU D D. Compiler Performance Indicator, đo hiệu quả của trình biên dịch

A A. Segment B B. Page C C. Frame D D. Word

A A. SISD (Single Instruction, Single Data) B B. SIMD (Single Instruction, Multiple Data) C C. MISD (Multiple Instruction, Single Data) D D. MIMD (Multiple Instruction, Multiple Data)

A A. Ánh xạ trực tiếp (Direct mapping) B B. Ánh xạ kết hợp toàn phần (Fully associative mapping) C C. Ánh xạ kết hợp tập hợp (Set associative mapping) D D. Ánh xạ ngẫu nhiên (Random mapping)

A A. Instruction Register (IR) B B. Accumulator (AC) C C. Program Counter (PC) D D. Memory Address Register (MAR)

A A. Tăng tốc độ truy cập bộ nhớ vật lý B B. Cho phép chương trình sử dụng không gian địa chỉ lớn hơn bộ nhớ vật lý có sẵn C C. Giảm số lượng thanh ghi cần thiết trong CPU D D. Cung cấp giao diện trực tiếp giữa CPU và thiết bị ngoại vi

A A. Truy cập bộ nhớ trực tiếp (DMA - Direct Memory Access) B B. I∕O theo chương trình (Programmed I∕O) C C. I∕O ngắt (Interrupt-driven I∕O) D D. Memory-mapped I∕O

A A. Phân trang (Paging) B B. Nguyên lý cục bộ (Principle of Locality) C C. Đa nhiệm (Multitasking) D D. Phân đoạn (Segmentation)

A A. Thực thi phép toán được chỉ định B B. Lưu kết quả trở lại bộ nhớ hoặc thanh ghi C C. Giải mã lệnh để xác định thao tác D D. Đọc lệnh từ bộ nhớ chính vào CPU

A A. Tốc độ bus hệ thống B B. Hiệu quả của bộ nhớ cache C C. Tốc độ tăng tốc tối đa khi song song hóa một phần của chương trình D D. Số lượng bóng bán dẫn trên một chip

A A. Pipelining B B. Caching C C. Parallelism (Song song hóa) D D. Virtualization

A A. Nếu một vị trí bộ nhớ được truy cập, nó có khả năng sẽ được truy cập lại sớm. B B. Nếu một vị trí bộ nhớ được truy cập, các vị trí bộ nhớ lân cận cũng có khả năng được truy cập sớm. C C. Dữ liệu được lưu trữ gần CPU nhất sẽ được truy cập nhanh nhất. D D. Bộ nhớ được chia thành các khối có kích thước cố định.

A A. Thực hiện các phép tính số học B B. Lưu trữ dữ liệu tạm thời C C. Điều phối hoạt động của tất cả các thành phần khác trong CPU và hệ thống máy tính D D. Quản lý kết nối với các thiết bị ngoại vi

A A. Memory Buffer Register (MBR) B B. Memory Address Register (MAR) C C. Instruction Register (IR) D D. Program Counter (PC)

A A. Lệnh số học B B. Lệnh logic C C. Lệnh rẽ nhánh (Branch instruction) D D. Lệnh nạp∕lưu (Load∕Store instruction)

A A. CPU dừng hoạt động B B. Trang bộ nhớ cần thiết được nạp từ đĩa cứng vào RAM C C. Toàn bộ chương trình bị kết thúc D D. Dữ liệu được ghi vào bộ nhớ cache

A A. Đơn giản hóa phần cứng thiết bị ngoại vi B B. Giảm tải cho CPU trong quá trình truyền dữ liệu I∕O khối lượng lớn C C. Tăng số lượng thiết bị I∕O có thể kết nối D D. Giảm độ phức tạp của phần mềm điều khiển thiết bị

A A. Tăng CPI, giảm tần số xung nhịp tối đa. B B. Giảm CPI, tăng tần số xung nhịp tối đa, nhưng tăng chi phí xử lý hazard. C C. Giảm CPI, giảm tần số xung nhịp tối đa. D D. Tăng CPI, tăng chi phí xử lý hazard.

A A. Bộ nhớ chính (RAM) B B. Đĩa cứng (Hard Disk Drive) C C. Thanh ghi (Registers) D D. Bộ nhớ đệm cấp 2 (L2 Cache)

A A. Hazard cấu trúc (Structural hazard) B B. Hazard dữ liệu (Data hazard) C C. Hazard điều khiển (Control hazard) D D. Miss cache

A A. Tốc độ thực thi lệnh nhanh hơn B B. Tập lệnh đơn giản hơn C C. Khả năng thực hiện các tác vụ phức tạp chỉ với một lệnh duy nhất D D. Hiệu quả sử dụng đường ống tốt hơn

A A. Virtual Memory B B. Superpipelining C C. Superscalar D D. Cache Hierarchy

A A. SRAM yêu cầu làm tươi định kỳ, còn DRAM thì không. B B. SRAM thường chậm hơn và tiêu thụ ít năng lượng hơn DRAM. C C. SRAM lưu trữ dữ liệu bằng latch∕flip-flop, còn DRAM lưu trữ bằng tụ điện và cần làm tươi. D D. DRAM được sử dụng cho cache, còn SRAM được sử dụng cho bộ nhớ chính.

A A. Bộ điều khiển (Control Unit) B B. Bộ số học và logic (ALU - Arithmetic Logic Unit) C C. Thanh ghi (Register) D D. Bộ nhớ đệm (Cache)

A A. Bàn phím B B. Chuột C C. Đĩa cứng SSD D D. Máy in